0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique
สำนักงานการวิจัยแห่งชาติ
ช้อมูลงานวิจัยจาก Research Gateway
ข้อมูลเมทาดาตา (Metadata)
| รหัสชุดข้อมูล | 398347d2-a87f-4a41-b0ca-57fdce9e87ae |
| ประเภทชุดข้อมูล | ข้อมูลระเบียน |
| สร้างในระบบเมื่อ | 4 เมษายน 2565 |
| ปรับปรุงครั้งล่าสุดในระบบเมื่อ | 4 เมษายน 2565 |
| หมวดหมู่ |
|
| คำสำคัญ | DRNTU::Engineering::Electrical and electronic engineering. |
| ใบอนุญาต |
Creative Commons Attributions
|
| ระดับในการเข้าถึงข้อมูล | สาธารณะ |
| ชื่อผู้ติดต่อ | Yu, Xiao Peng |
| อีเมลผู้ติดต่อ | ridm@nrct.go.th |
| วัตถุประสงค์ |
|
| หน่วยความถี่ของการปรับปรุงข้อมูล | ไม่ทราบ |
| ขอบเขตเชิงภูมิศาสตร์หรือเชิงพื้นที่ | ไม่มี |
| แหล่งที่มา | Research Gateway |
| รูปแบบการเก็บข้อมูล |
|
| หมวดหมู่ข้อมูลตามธรรมาภิบาลข้อมูลภาครัฐ | ข้อมูลสาธารณะ |
| ผู้สนับสนุนหรือผู้ร่วมดำเนินการ | ไม่มี |
| หน่วยที่ย่อยที่สุดของการจัดเก็บข้อมูล | ไม่มี |
| URL ข้อมูลเพิ่มเติม | http://researchgateway.in.th/search/result_search/009b0f901bc5c6f5d0a7789ba5968212000ab7f2b7f7116b721e5da7de0feaea |
| ภาษาที่ใช้ |
|
ฝังวิวของทรัพยากร
You can copy and paste the embed code into a CMS or blog software that supports raw HTML